Requested Patent:

JP5303361A

Title:

CHARACTER DISPLAY DEVICE FOR SYNCHRONIZING OPERATION OF VIDEO RAM TO OPERATION OF CPU $\,;\,$

Abstracted Patent:

US5339160;

Publication Date:

1994-08-16;

Inventor(s):

SHINDOU HIROYASU (JP);

Applicant(s):

SANYO ELECTRIC CO (JP);

Application Number:

US19930048734 19930416;

Priority Number(s):

JP19920106608 19920424;

IPC Classification:

H04N5/445; H04N7/08;

Equivalents:

ABSTRACT:

Specific clock periods in each machine cycle MC used by a CPU are used for accessing a video RAM synchronized with the operation of the operation of the CPU and the remaining clock periods of the machine cycle MC are used for accessing the video RAM synchronized with horizontal scanning and vertical scanning of television signal. Therefore, accessing synchronized with television signals is also performed in response to clock periods of a machine cycle MC and the video RAM can be made of a single port.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-303361

(43)公開日 平成5年(1993)11月16日


(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ		技術表示箇所
G 0 9 G	5/00	Z	8121-5G			
		Α	8121-5G			
	5/12		8121-5G			
	5/18		8121-5G			
	5/22		9061-5G			
				審査請求	未請求	: 請求項の数3(全 8 頁) 最終頁に続く
(21)出願番号		特願平4-106608		(71)	出願人	000001889
						三洋電機株式会社
(22) 出願日		平成4年(1992)4)]24日			大阪府守口市京阪本通2丁目18番地
				(72)	発明者	新藤 博康
						大阪府守口市京阪本通2丁目18番地 三洋
						電機株式会社内
				(74)	代理人	弁理士 西野 卓嗣
	•					
				ł		

(54) 【発明の名称】 文字表示装置

(57)【要約】

【目的】 本発明は、ビデオRAMをシングルポート構 成として文字コードの書き込み及び表示のための読み出 しを良好に行う文字表示装置を提供することを目的とす

【構成】 本発明によれば、CPU(3)で使用される各 マシンサイクルMC内部の特定の処理期間を、CPU (3)の動作に同期したビデオRAM(1)のアクセスに使 用し、また、各マシンサイクルMCの残余の処理期間 を、テレビジョン信号の水平走査及び垂直走査に同期し たビデオRAM(1)のアクセスに使用する様に構成した 為、ビデオRAM(1)をシングルポートで構成できる。



1

【特許請求の範囲】

【請求項1】 複数の処理期間から成るマシンサイクル に基づいて一連の処理を実行するコンピュータ回路と、 前記コンピュータ回路の動作に基づいて第1アドレス信 号を発生する第1アドレス回路と、

テレビジョン信号の水平走査及び垂直走査に基づいて前 記第1アドレス信号とは非同期の第2アドレス信号を発 生する第2アドレス回路と、

前記マシンサイクルの所定の処理期間に前記第1アドレ ス信号を切換出力し、

前記マシンサイクルの残余の処理期間に前記第2アドレ ス信号を切換出力するアドレス切換回路と、

前記アドレス切換回路から出力された前記第1アドレス 信号又は前記第2アドレス信号によってアクセスされ、 テレビジョン画面上に文字表示を行うための文字コード の書き込み又は読み出しが行われるビデオRAMと、 前記ピデオRAMから読み出された文字コードによって アクセスされ、予め配憶された所定フォントの文字デー 夕の読み出しが行われるキャラクタROMと、

前記キャラクタROMから読み出された文字データを前 20 記テレビジョン信号の水平走査及び垂直走査に同期して 出力する出力回路と、

を備えたことを特徴とする文字表示装置。

【請求項2】 前記出力回路は、前記キャラクタROM から読み出された文字データをラッチするラッチ回路 と、前記第2アドレス信号が変更される毎に前記ラッチ 回路の内容をセットして前記テレビジョン信号の水平走 査及び垂直走査に同期して出力するシフトレジスタと、 を含んで成ることを特徴とする請求項1記載の文字表示 装置。

【請求項3】 前記ビデオRAMは、入出力がシングル ポートで構成されていることを特徴とする請求項1記載 の文字表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、テレビジョン画面上に オンスクリーン表示を行う文字表示装置に関する。

[0002]

【従来の技術】近年、米国においては、難聴者向けを目 的として、テレビジョン放送の会話やアナウンス等を字 40 幕を用いてリアルタイムでオンスクリーン表示したり、 記録媒体(磁気テープ、磁気ディスク等)に記憶された画 像情報を再生した際に該画像情報中の会話を字幕を用い てオンスクリーン表示したりする機能、即ち字幕の表示 方法をユーザが任意に選択することのできる所謂クロー ズドキャプション機能を搭載したテレビジョン受像機が 製品化されている。このシステムは日本における文字多 重放送に似たものである。つまり、放送局から送信され たり記録媒体から再生されたりする画像情報中の字幕の ためのキャプションデータは、これらのテレビジョン信 50 れ故に、従来は、前記ビデオRAMとして、文字コード

号における垂直帰線期間中の所定の水平同期期間(21 H)に重畳されており、このキャプションデータをクロ ーズドキャプション機能でデコードすることによって、 テレビジョン画面上への字幕表示を可能としている。

【0003】ここで、上記したクローズドキャプション 機能を実行するための構成はIC化されてテレビジョン 受像機に内蔵されており、このIC内部には、字幕表示 のためのピデオRAM、キャラクタROM等が含まれて いる。例えば、クローズドキャプションによる字幕表示 10 モードには、32文字×15行の情報をテレビジョン画 面全体に表示するテキストモード、32文字×4行の情 報をテレビジョン画面の任意の位置に表示できるキャプ ションモードがある。そして、テキストモードにおける キャプションデータがデコードされると32文字×15 行分の文字コードが発生し、キャプションモードにおけ るキャプションデータがデコードされると32文字×4 行分の文字コードが発生することになる。 前記ビデオR AMはこれらの文字コードを記憶するものであり、記憶 容量を多く必要とするテキストモードに従って少なくと $6480(=32\times15)$ アドレスで構成される。また、 前記ピデオRAMの480アドレスはテレビジョン画面 上に表示される最大32文字×15行の各文字表示位置 に1対1に対応している。従って、前記ビデオRAMの アクセスはテレビジョン信号に含まれる水平同期信号及 び垂直同期信号と文字フォントのドットに対応したドッ トクロックから作成されるアドレス信号によって行われ る。また、前記キャラクタROMはテレビジョン画面上 に表示し得る所定の文字フォント(横mドット×縦nド ット)の文字データを記憶したものであり、前記ビデオ RAMの文字コードによってアクセスされ、アクセスさ れた文字データの横mドット分のドットパターンを横方 向に32文字分読み出し、それを縦方向にn回順次読み 出すものである。

【0004】さて、上記した様に、キャプションデータ は映像信号の垂直帰線期間に重畳される為、少なくとも 1フレーム単位で更新されることになる。即ち、ビデオ RAMへの文字コードの書き込み及び読み出しもキャプ ションデータの更新に応じて繰り返し行われることにな る。ここで、前記ビデオRAMへの文字コードの書き込 み及び該文字コードのモニタのための読み出しはマイク ロコンピュータを用いて行われ、言い換えれば該マイク ロコンピュータで演算を実行するためのマシンサイクル に同期して行われている。一方、前記ピデオRAMから の文字コードの表示のための読み出しは、当然の事なが ら文字表示位置に対応しなければならない為に水平同期 信号及び垂直同期信号に同期して行われることになる。 即ち、前記ビデオRAMに文字コードを書き込む際のア クセスと前記ビデオRAMから文字コードを表示の為に 読み出す際のアクセスは各々非同期に行われている。そ

30

の書き込み及び表示のための読み出しのアクセスを非同 期に行えるデュアルポートRAMを使用していた。

[0005]

【発明が解決しようとする課題】しかしながら、前記ピ デオRAMをデュアルポートで構成してしまうと、入出 カライン数及び前記ビデオRAMをアクセスするための アドレスデコーダの数の増加に伴ってICのチップ面積 が増大し、コストが上昇する問題がある。また、チップ 面積の増大並びにコスト上昇を抑える為に、1画面の文 表示可能な最低の記憶容量を有するデュアルポートRA Mで前記ビデオRAMを構成すると、分割画面の切換毎 に前記ピデオRAMの記憶内容を書き換えなければなら ず、マイクロコンピュータのプログラム処理が繁雑にな るといった問題点があった。

【0006】そこで、本発明は、ビデオRAMをシング ルポート構成として文字コードの書き込み及び表示のた めの読み出しを良好に行う文字表示装置を提供すること を目的とする。

[0007]

【課題を解決するための手段】本発明は、前記問題点を 解決する為に成されたものであり、その特徴とするとこ ろは、複数の処理期間から成るマシンサイクルに基づい て一連の処理を実行するコンピュータ回路と、前記コン ピュータ回路の動作に基づいて第1アドレス信号を発生 する第1アドレス回路と、テレビジョン信号の水平走査 及び垂直走査に基づいて前記第1アドレス信号とは非同 期の第2アドレス信号を発生する第2アドレス回路と、 前記マシンサイクルの所定の処理期間に前記第1アドレ ス信号を切換出力し、前記マシンサイクルの残余の処理 30 期間に前記第2アドレス信号を切換出力するアドレス切 換回路と、前記アドレス切換回路から出力された前記第 1アドレス信号又は前記第2アドレス信号によってアク セスされ、テレビジョン画面上に文字表示を行うための 文字コードの書き込み又は読み出しが行われるピデオR AMと、前記ビデオRAMから読み出された文字コード によってアクセスされ、予め記憶された所定フォントの 文字データの読み出しが行われるキャラクタROMと、 前記キャラクタROMから読み出された文字データを前 記テレビジョン信号の水平走査及び垂直走査に同期して 40 出力する出力回路と、を備えた点である。

[0008]

【作用】本発明によれば、コンピュータ回路で使用され る各マシンサイクル内部の特定の処理期間を、コンピュ ータ回路の動作に同期したビデオRAMのアクセスに使 用し、また、各マシンサイクルの残余の処理期間を、テ レビジョン信号の水平走査及び垂直走査に同期したビデ オRAMのアクセスに使用する様に構成した為、ビデオ RAMをシングルポートで構成できる。

[0009]

る。図1は本発明の文字表示装置を示す図であり、例え ばクローズドキャプションの字幕表示を行う場合につい て説明する。図1において、(1)はピデオRAMであ り、シングルポートで構成される。ここで、「従来の技 術」の項で述べた様に、クローズドキャプションの文字 表示にはテキストモードとキャプションモードとが存在 する。テキストモードは32文字×15行をテレビジョ ン画面全体にオンスクリーン表示するものであり、キャ 字表示エリアを幾つかに分割し、この分割画面に文字を 10 プションモードは32文字imes4行をテレビジョン画面の 任意の位置にオンスクリーン表示するものであり、ユー ザが任意に選択できる。ビデオRAM(1)は、テキスト モード及びキャプションモードにおいてテレビジョン信 号の垂直帰線期間に重畳しているキャプションデータを デコードして発生する文字コード、文字修飾のためのア トリビュートコード等を書き込んだり或は読み出したり するものである。そして、ビデオRAM(1)は、記憶容

量を多く必要とするテキストモードに従って少なくとも

480(32×15)アドレスで構成され、各アドレスは

いる。従って、テレビジョン画面上に文字表示を行う場

合、ビデオRAM(1)は、テレビジョン信号の水平走査

20 32文字×15行の各文字表示位置に1対1に対応して

及び垂直走査に同期してアクセスされることになる。

【実施例】本発明の詳細を図面に従って具体的に説明す

【0010】また、ビデオRAM(1)の各アドレスは8 ビットで構成されており、文字コードは00H~7FH (H: ヘキサデシマル)の何れかの8ビットデータで表現 されて記憶され、また、アトリビュートコードは80H ~FFHの何れかの8ビットデータで表現されて記憶さ れる。従って、ビデオRAM(1)に記憶されたコードが 文字コードであるのかアトリビュートコードであるのか は両コードの最上位ビットで判別されることになる。即 ち、8ビットデータの最上位ビットが「0」であれば該 8 ビットデータは文字コードであると判別され、また、 8ビットデータの最上位ビットが「1」であれば該8ビ ットデータはアトリビュートコードであると判別される ことになる。

【0011】(2)はキャラクタROMであり、テレビジ ョン画面上に文字表示を行うための文字データが所定の 文字フォント(横mドット×縦nドット)で記憶され、ビ デオRAM(1)から読み出された文字コード及び文字フ ォントの垂直位置に応じた垂直位置制御回路(7)のアド レス信号によってアクセスされるものである。そして、 キャラクタROM(2)の所定アドレスがアクセスされる と、このアドレスに記憶されている文字データの横mド ット分のドットパターンが走査ラインに応じて縦方向に n回繰り返し読み出されることになる。

【0012】(3)はマイクロコンピュータ(図示せず)に 内蔵されたCPUであり、プログラムROM(図示せず) から読み出されたプログラムデータに従って演算処理を 50 実行するものである。ここで、СРU(3)の一連の演算 5

処理は該CPU(3)に固有に定められたマシンサイクルMC単位で実行されており、該マシンサイクルMCは例えば6処理期間で構成され、この各処理期間毎にデータの書き込み、データの読み出し、演算処理等が行われている。

【0013】(4)は状態制御回路であり、発振クロック LC、水平同期信号Hsync、及び垂直同期信号Vsyncが 印加され、図1回路を動作制御するための各種信号を発生するものである。つまり、発振クロックLCに基づいて前配文字データの横方向の各ドット毎に周期を繰り返 10 すドットクロックDCLKを発生し、また、ドットクロックDCLKに基づいて前配文字データの横mドット毎に文字切換パルスCCPを発生する。更に、状態制御回路(4)はバス(5)を介してCPU(3)と接続されており、CPU(3)の演算処理データに基づいてテキストモード又はキャプションモードの切り換えを行ったりもする。

【0014】(6)は水平位置制御回路であり、テレビジ ョン信号の水平走査期間中にビデオRAM(1)をアクセ スするためのアドレス信号を発生するものである。水平 20 位置制御回路(6)内部にはレジスタ及びカウンタが設け られている。そして、前記レジスタには水平方向の文字 表示開始位置を示すデータがCPU(3)からバス(5)を 介してセットされる。即ち、前記レジスタには各水平走 査期間毎に水平同期信号Hsyncが発生してから文字表示 開始位置に至るまでに要するドットクロックDCLKの 数がパイナリでセットされる。また、前記カウンタはド ットクロックDCLKに同期してパイナリでカウントア ップ動作を行うものであり、水平同期信号Hsyncでリセ ットされる。従って、水平位置制御回路(6)は、前記カ 30 ウンタが前記レジスタの内容をカウントした時点からm 個のドットクロックDCLKをカウントする毎にインク リメントを行うアドレス信号を出力することになる。

【0015】(7)は垂直位置制御回路であり、水平位置 制御回路(6)と同様にテレビジョン信号の走査期間中に ビデオRAM(1)をアクセスするためのアドレス信号を 発生するものである。垂直位置制御回路(7)内部にもレ ジスタ及びカウンタが設けられている。そして、前記レ ジスタには垂直方向の文字表示開始位置を示すデータが CPU(3)からバス(5)を介してセットされる。即ち、 前記レジスタには各フィールド毎に1本目の水平走査線 の発生から文字表示開始位置の水平走査線までに要する 水平同期信号Hsyncの数がパイナリでセットされる。ま た前記カウンタは水平同期信号Hsyncに同期してバイナ リでカウントアップ動作を行うものであり、垂直同期信 号Vsyncでリセットされる。従って、垂直位置制御回路 (7)は、前記カウンタが前記レジスタの内容をカウント した時点からn個の水平同期信号Hsyncをカウントする 毎にインクリメントを行うアドレス信号を出力すること になる。そして、これらの水平位置制御回路(6)及び垂 50

直位置制御回路(7)から出力されるアドレス信号の組み合わせ(第2アドレス信号)によってビデオRAM(1)をアクセス可能となる。尚、この第2アドレス信号は、ビデオRAM(1)に書き込まれている文字コードを画面表示の目的で読み出す時に使用される。

6

【0016】(8)はカラムアドレスレジスタであり、ビ デオRAM(1)をアクセスするためのアドレス信号がキ ャプションデータのデコード結果に基づきCPU(3)か らパス(5)を介してセットされるものである。また、 (9)はローアドレスレジスタであり、カラムアドレスレ ジスタ(8)と同様にビデオRAM(1)をアクセスするた めのアドレス信号がCPU(3)からバス(5)を介してセ ットされるものである。そして、これらの両アドレスレ ジスタ(8)(9)にセットされたアドレス信号の組み合わ せ(第1アドレス信号)によってビデオRAM(1)をアク セス可能である。尚、この第1アドレス信号は、ビデオ RAM(1)に文字コードを書き込む時又はビデオRAM (1)から文字コードをモニタの目的で読み出す時に使用 される。ここで、上記した様に、第2アドレス信号はテ レビジョン信号の水平走査及び垂直走査に同期して発生 するのに対し、第1アドレス信号はCPU(3)の動作に 同期して発生しており、即ち第1アドレス信号及び第2 アドレス信号は全く非同期で発生することになる。

【0017】(10)はアドレス切換回路であり、水平位置 制御回路(6)及びカラムアドレスレジスタ(8)から発生 するアドレス信号を切換出力するものである。アドレス 切換回路(10)には両アドレス信号を切換出力するための 切換信号C/Oが印加されている。該切換信号C/Oは CPU(3)の各マシンサイクルMCを構成する1~6の 処理期間毎に「L」(ローレベル)又は「H」(ハイレベ ル)を繰り返す方形波信号であり、アドレス切換回路(1 0)は、切換信号C/Oが「L」の時に水平位置制御回路 (6)から発生するアドレス信号を切換出力し、切換信号 C/Oが「H」の時にカラムアドレスレジスタ(8)にセ ットされたアドレス信号を切換出力する。例えば、切換 信号C/OはマシンサイクルMCの1、3、5番目の処 理期間に「L」、該マシンサイクルMCの2, 4, 6番 目の処理期間に「H」となる様に設計されており、これ より各マシンサイクルMC内において水平位置制御回路 (6)又はカラムアドレスレジスタ(8)のアドレス信号が 交互に3回づつビデオRAM(1)に取り込まれることに なる。ここで、上記した様に水平位置制御回路(6)及び カラムアドレスレジスタ(8)のアドレス信号は非同期に 発生しているが、アドレス切換回路(10)から切換出力さ れる両アドレス信号はCPU(3)の動作(即ちマシンサ イクルMC)に同期して発生することになる。

【0018】同様に、(11)はアドレス切換回路であり、 垂直位置制御回路(7)及びローアドレスレジスタ(9)か ら発生するアドレス信号を切換出力するものである。ア ドレス切換回路(11)には前記切換信号C/Oが印加さ

れ、各マシンサイクルMC内において垂直位置制御回路 (7)又はローアドレスレジスタ(9)のアドレス信号が交 互に3回づつビデオRAM(1)に取り込まれることにな る。ここで、垂直位置制御回路(7)及びローアドレスレ ジスタ(9)のアドレス信号は非同期に発生しているが、 アドレス切換回路(11)から切換出力される両アドレス信 号はCPU(3)の動作に同期して発生することになる。 従って、ビデオRAM(1)には、切換信号C/Oが 「L」の時に水平位置制御回路(6)及び垂直位置制御回 路(7)の両アドレス信号即ち第2アドレス信号が取り込 まれ、また、切換信号C/Oが「H」の時にカラムアド レスレジスタ(8)及びローアドレスレジスタ(9)の両ア ドレス信号即ち第1アドレス信号が取り込まれることに なり、故に、ビデオRAM(1)は、各マシンサイクルM C内において第1アドレス信号及び第2アドレス信号に よって対応アドレスを3回づつアクセスされることにな

【0019】(12)はデータ切換回路であり、ビデオRA M(1)にコードを書き込んだり該ビデオRAM(1)から コードを読み出したりするものである。データ切換回路 (12)には切換信号C/Oが印加されている。即ち、切換 信号C/Oが「H」の時、ビデオRAM(1)は第1アド レス信号でアクセスされており、CPU(3)がキャプシ ョンデータをデコードすることによって発生した文字コ ード又はアトリビュートコードがデータ切換回路(12)を 介してビデオRAM(1)の当該アドレスに書き込まれた り、ビデオRAM(1)の当該アドレスの記憶コードがデ ータ切換回路(12)を介してCPU(3)に取り込まれたり する。また、切換信号C/Oが「L」の時、ビデオRA M(1)は第2アドレス信号でアクセスされており、ビデ 30 オRAM(1)の当該アドレスの記憶コードがデータ切換 回路(12)を介して読み出されキャラクタROM(2)又は 後述のアトリビュート制御回路に取り込まれる。即ち、 文字コードはキャラクタROM(2)にアドレス信号とし て取り込まれ、アトリビュートコードは前記アトリビュ ート制御回路に取り込まれる。

【0020】(13)は上記したアトリビュート制御回路で あり、アトリビュートコードを解読し、各文字フォント 単位で文字修飾を行うためのアトリビュート制御データ を出力するものであり、切換信号C/Oが「L」から 40 「H」へ変化するタイミングでアトリビュート制御デー タを保持する。(14)はmビットのラッチ回路であり、キ ャラクタROM(2)から読み出された文字データの横m ドット分のドットパターンを保持するものである。ラッ チ回路(14)には切換信号C/Oが印加されており、該ラ ッチ回路(14)は切換信号C/Oが「L」から「H」へ変 化するタイミングでラッチ動作を行う。尚、ドットパタ ーンはドットが存在する時に1、ドットが存在しない時 に0となるデータで表されるものとする。(15)はシフト レジスタであり、ラッチ回路(14)から出力されたmビッ50 ッチされてデータ切換回路(12)から切換出力される。ビ

トデータを文字切換パルスCCPに同期してセットした 後ドットクロックDCLKに同期してmビットデータを シリアル出力する動作を繰り返すものである。(16)はレ ジスタであり、文字切換パルスCCPに同期してアトリ ビュート制御回路(13)のアトリビュート制御データ出力 をセットするものである。(17)は出力処理回路であり、 シフトレジスタ(15)から出力されるmピットデータとレ ジスタ(16)から出力されるアトリビュート制御データと を信号処理し、RGB信号を出力するものである。尚、 ラッチ回路(14)、シフトレジスタ(15)、レジスタ(16)、 及び出力処理回路(17)より出力回路が構成される。そし て、キャラクタROM(2)及びアトリピュート制御回路 (13)の出力動作はCPU(3)の動作に同期しているが、 出力回路の動作はテレビジョン信号の水平走査及び垂直 走査に同期することになる。

【0021】以下、図1の文字表示装置の動作、特にビ デオRAM(1)の記憶コードを表示の目的で読み出して テレビジョン画面上に1水平走査分だけ表示する場合に つき、図2のタイムチャートを用いて説明する。尚、キ ャラクタROM(1)の文字フォントの横方向は8ドット とするテレビジョン信号の水平走査に同期して所定周波 数のドットクロックDCLK及び該ドットクロックDC LKを8クロック計数する毎に文字切換パルスCCPが 状態制御回路(4)から発生すると、水平位置制御回路 (6)からは、文字切換パルスCCP毎にインクリメント を行うアドレス信号が出力される。尚、n-1, n, n +1, n+2, ****は所定のアドレスを示している。-方、CPU(3)で演算処理を実行する為に1~6の処理 期間から成るマシンサイクルMCが発生すると、各マシ ンサイクルMCの1,3,5番目の処理期間に「L」と なり、2, 4, 6番目の処理期間に「H」となる方形波 状の切換信号C/Oが発生する。即ち、切換信号C/O の「L」期間において、水平位置制御回路(6)及び垂直 位置制御回路(7)から出力される第2アドレス信号が各 **々アドレス切換回路(10)(11)を介してビデオRAM(1)** に取り込み可能となり、また切換信号C/Oの「H」期 間において、カラムアドレスレジスタ(8)及びローアド レスレジスタ(9)の第1アドレス信号が各々アドレス切 換回路(10)(11)を介してビデオRAM(1)に取り込み可 能となる。尚、ピデオRAM(1)出力に示されるC及び Oは各々第1アドレス信号及び第2アドレス信号による アクセス期間を示している。

【0022】そして、ビデオRAM(1)のアクセス期間 Oにおいて、水平位置制御回路(6)のアドレス信号がビ デオRAM(1)に取り込まれると、切換信号C/Oの 「L」期間に該アドレス信号に対応する文字コード又は アトリピュートコードがピデオRAM(1)から読み出さ れることになる。ビデオRAM(1)の読み出しコードは 切換信号C/Oの「L」から「H」への立ち上がりでラ

デオRAM(1)の読み出しコードが文字コードの場合、 該文字コードがキャラクタROM(2)に取り込まれる と、キャラクタROM(2)から文字コードに対応する8 ビットデータが読み出されることになる。該8ビットデ ータは切換信号C/Oが「L」から「H」へ立ち上がる タイミングでラッチ回路(14)にラッチされる。該ラッチ 回路(14)のラッチ内容は文字切換パルスCCPが「L」 から「H」へ立ち上がるタイミングでパラレル出力さ れ、シフトレジスタ(15)に取り込まれる。そして、シフ 同期してシリアル出力され、出力処理回路(17)で所定の 信号処理を施されてドットパターンに展開されることに なる。これより、キャプション文字を画面表示する場 合、ビデオRAM(1)がCPU(3)の動作に同期してア クセスされているにも関わらず、テレビジョン信号の水 平走査に同期して良好なオンスクリーン表示を行うこと が可能となる。尚、テレビジョン信号の水平走査期間に おいて垂直位置制御回路(7)のアドレス信号は変化しな い為、そのタイムチャートは省略してある。また、ビデ オRAM(1)のアクセス期間〇において水平位置制御回 20 路(6)のアドレス信号が変化してしまった場合、ビデオ RAM(1)の読み出しコードは不確定コードェとなって しまうが、各マシンサイクルMC内において水平位置制 御回路(6)のアドレス信号がビデオRAM(1)に3回繰 り返し読み込まれ、ビデオRAM(1)から不確定コード xが発生した直後に確定コードが確実に発生する為、何 ら問題はない。

【0023】以上より、CPU(3)で使用される各マシ ンサイクルMC内部の特定の処理期間を、CPU(3)の 動作に同期したビデオRAM(1)のアクセスに使用し、 また、各マシンサイクルMCの残余の処理期間を、テレ ビジョン信号の水平走査及び垂直走査に同期したビデオ RAM(1)のアクセスに使用する様に構成した為、ビデ オRAM(1)をシングルポートで構成できる。従って、 図1の回路を I Cで構成した場合、 I Cのチップ面積の 10

増大及びそれに伴うコストの上昇を防止できる。更に、 ビデオRAM(1)に1画面分の文字記憶容量を持たせる ことができる為、マイクロコンピュータのプログラム処 理を簡単とできることになる。


[0024]

【発明の効果】本発明によれば、コンピュータ回路で使 用される各マシンサイクル内部の特定の処理期間を、コ ンピュータ回路の動作に同期したビデオRAMのアクセ スに使用し、また、各マシンサイクルの残余の処理期間 トレジスタ(15)の保持内容はドットクロックDCLKに 10 を、テレビジョン信号の水平走査及び垂直走査に同期し たビデオRAMのアクセスに使用する様に構成した為、 ビデオRAMをシングルポートで構成できる。従って、 文字表示装置をICで構成した場合、ICのチップ面積 の増大及びそれに伴うコストの上昇を防止でき、更には ビデオRAMに1画面分の文字記憶容量を持たせること ができる為、ビデオRAMの書き込み動作及び読み出し 動作を行うマイクロコンピュータ等のプログラム処理を 簡単とできる等の利点が得られる。


【図面の簡単な説明】

- 【図1】本発明の文字表示装置を示す図である。 【図2】図1の各部波形を示すタイムチャートである。 【符号の説明】
 - (1) ビデオRAM
 - (2) キャラクタROM
 - (3) CPU
 - (6) 水平位置制御回路
 - (7) 垂直位置制御回路
 - (8) カラムアドレスレジスタ
 - (9) ローアドレスレジスタ
 - (10)(11) アドレス切換回路
 - (14) ラッチ回路
 - (15) シフトレジスタ
 - (16) レジスタ
 - (17) 出力制御回路

【図1】



[図2]



フロントページの続き

(51) Int. Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 9 G 5/40 H 0 4 N 5/278

8121-5G 7337-5C